Logotyp: till Uppsala universitets webbplats

uu.sePublikationer från Uppsala universitet
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Optimizing Bit-Serial Matrix Multiplication for Reconfigurable Computing
Xilinx Res Labs, Dublin, Ireland.
Xilinx Res Labs, Dublin, Ireland;Politecn Milan, Milan, Italy.
Norwegian Univ Sci & Technol, Trondheim, Norway.
Accem Technol GmbH, Dresden, Germany.
Visa övriga samt affilieringar
2019 (Engelska)Ingår i: ACM Transactions on Reconfigurable Technology and Systems, ISSN 1936-7406, E-ISSN 1936-7414, Vol. 12, nr 3, artikel-id 15Artikel i tidskrift (Refereegranskat) Published
Abstract [en]

Matrix-matrix multiplication is a key computational kernel for numerous applications in science and engineering, with ample parallelism and data locality that lends itself well to high-performance implementations. Many matrix multiplication-dependent applications can use reduced-precision integer or fixed-point representations to increase their performance and energy efficiency while still offering adequate quality of results. However, precision requirements may vary between different application phases or depend on input data, rendering constant-precision solutions ineffective. BISMO, a vectorized bit-serial matrix multiplication overlay for reconfigurable computing, previously utilized the excellent binary-operation performance of FPGAs to offer a matrix multiplication performance that scales with required precision and parallelism. We show how BISMO can be scaled up on Xilinx FPGAs using an arithmetic architecture that better utilizes six-input LUTs. The improved BISMO achieves a peak performance of 15.4 binary TOPS on the Ultra96 board with a Xilinx UltraScale+ MPSoC.

Ort, förlag, år, upplaga, sidor
ASSOC COMPUTING MACHINERY , 2019. Vol. 12, nr 3, artikel-id 15
Nyckelord [en]
Bit serial, matrix multiplication, overlay, FPGA
Nationell ämneskategori
Inbäddad systemteknik Annan elektroteknik och elektronik
Identifikatorer
URN: urn:nbn:se:uu:diva-398429DOI: 10.1145/3337929ISI: 000496751500006OAI: oai:DiVA.org:uu-398429DiVA, id: diva2:1375945
Forskningsfinansiär
Vetenskapsrådet, 2015-05159Tillgänglig från: 2019-12-06 Skapad: 2019-12-06 Senast uppdaterad: 2019-12-06Bibliografiskt granskad

Open Access i DiVA

Fulltext saknas i DiVA

Övriga länkar

Förlagets fulltext

Person

Själander, Magnus

Sök vidare i DiVA

Av författaren/redaktören
Själander, Magnus
Av organisationen
Datorteknik
I samma tidskrift
ACM Transactions on Reconfigurable Technology and Systems
Inbäddad systemteknikAnnan elektroteknik och elektronik

Sök vidare utanför DiVA

GoogleGoogle Scholar

doi
urn-nbn

Altmetricpoäng

doi
urn-nbn
Totalt: 85 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf